Details

Autor(en) / Beteiligte

• Javed, Abdul Rehman
• Scheytt, J. Christoph[Akademischer Betreuer]
• Kraemer, Rolf[Akademischer Betreuer]

Titel

Mixed-Signal Baseband Circuit Design for High Data Rate Wireless Communication in Bulk CMOS and SiGe BiCMOS Technologies : = Entwurf von Mixed-Signal-Basisbandschaltungen für drahtlose Kommunikation mit hoher Datenrate in Bulk-CMOS- und SiGe-BiCMOS-Technologien

Ist Teil von

• Verlagsschriftenreihe des Heinz Nixdorf Instituts : 407 (Alle Bände)
• Verlagsschriftenreihe des Heinz Nixdorf Instituts : Band 407

Ort / Verlag

Paderborn

Erscheinungsjahr

2022

Verknüpfte Titel

Beschreibungen/Notizen

• Tag der Verteidigung: 31.08.2022
• ger: Die konventionelle digitale Basisband-Architektur, die eine leistungsstarke digitale Signalverarbeitung und Datenwandler mit großer Bandbreite, hoher Abtastrate und Auflösung einsetzt, führt bei drahtlosen Kommunikationssystemen mit hoher Datenrate zu hoher Verlustleistung. In dieser Dissertation wird der Einsatz analoger Signalverarbeitung mithilfe einer Mischsignal-Basisbandarchitektur untersucht, um die Verlustleistung und die Schaltungskomplexität zu reduzieren. Zu diesem Zweck wird die Verwendung der Parallelsequenz-Spreizspektrum-Modulation (PSSS) aufgrund ihrer Eignung für eine Mischsignal-Basisbandimplementierung untersucht. Der vorgeschlagene Mischsignal-Basisbandschaltkreis hat eine modulare, symbol-sliced Architektur und ermöglicht die Kanalentzerrung durch Gewichtung der Chips der Dekodier-Sequenz. Ein komplettes Unit-Slice des Empfänger-Basisbandes wurde in 130 nm SiGe BiCMOS-Technologie hergestellt. Die Messergebnisse zeigen eine sehr gute Linearität und Hochfrequenzleistung sowohl für BPSK- als auch für PAM-4-Daten mit PSSS-Chiprate bis 20 Gcps. Allerdings den Einsatz der Stromschaltlogik mit hoher Versorgungsspannung ergibt sich in hoher Verlustleistung. Um die Verlustleistung des Empfänger-Basisbandes zu verringern und den für das Sender-Basisband erforderlichen Hochgeschwindigkeitsbetrieb zu ermöglichen, wurde die Mischsignal-Basisbandarchitektur in einer 28-nm-Bulk-CMOS-Technologie implementiert, wodurch die Verlustleistung erheblich reduziert wurde. Aufgrund begrenzter zeitlicher und finanzieller Ressourcen wurde jedoch keine Herstellung integrierter Schaltungen in 28-nm-Bulk-CMOS-Technologie vorgenommen. Eine interessante Anwendung des Empfänger-Basisbandchips als hochauflösendes Entfernungsmessradar wird ebenfalls diskutiert, zusammen mit Messergebnissen, die eine Entfernungsauflösung bis zu 7,5 mm ermöglichen.
• eng: The conventional digital baseband architecture, employing high-performance digital signal processing and wide bandwidth, high data rate, and high-resolution data convertors, results in large power dissipation for high data rate wireless communication systems. This dissertation investigates the use of analog signal processing using a mixed-signal baseband architecture to reduce power dissipation and circuit complexity. For this purpose, the use of parallel-sequence spread spectrum (PSSS) modulation is investigated owing to its suitability for a mixed-signal baseband implementation. The proposed mixed-signal baseband circuit has a symbol-sliced architecture and allows channel equalization by weighting the chips of the decoding sequence. A complete unit slice of the receiver baseband was fabricated in 130 nm SiGe BiCMOS technology. The measurement results show very good linearity and excellent high-speed performance for both BPSK and PAM-4 data with a PSSS chip rate up to 20 Gcps. However, the use of current mode logic with a high supply voltage results in a large power dissipation. To reduce the power dissipation of the mixed-signal receiver baseband as compared to the SiGe BiCMOS implementation, and to enable the high-speed operation required for the transmitter baseband circuits, the proposed mixed-signal baseband was implemented in a 28 nm bulk CMOS technology which significantly reduced the power dissipation. However, due to limited time and budgetary resources, the baseband circuit was not fabricated in 28 nm bulk CMOS technology and only post-layout simulations were used to characterize the performance of the baseband circuit. An interesting application of the receiver baseband chip as a high-resolution ranging radar is also discussed along with measured results that allow distance resolution down to 7.5 mm.