Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Sortiert nach
Einfacher Volltextzugriff von (fast) überall
Installieren Sie die LibKey Nomad-Browsererweiterung und erhalten Sie von vielen Webseiten einfachen Zugriff auf lizenzierte Volltexte oder Open Access Publikationen. Mehr erfahren...
    Datensatz exportieren als...
  • BibTeX
On-Chip Training NPU - Algorithm, Architecture and SoC Design
1, 2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
7.7 LNPU: A 25.3TFLOPS/W Sparse Deep-Neural-Network Learning Processor with Fine-Grained Mixed Precision of FP8-FP16
2019 IEEE International Solid- State Circuits Conference - (ISSCC), 2019, p.142-144
2019
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
A 422.1 Mpixels/J Tile-based 4K Super Resolution Processor with Variable Bit Compression
2024 IEEE International Symposium on Circuits and Systems (ISCAS), 2024, p.1-5
2024
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
C-DNN: A 24.5-85.8TOPS/W Complementary-Deep-Neural-Network Processor with Heterogeneous CNN/SNN Core Architecture and Forward-Gradient-Based Sparsity Generation
2023 IEEE International Solid- State Circuits Conference (ISSCC), 2023, p.334-336
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
DT-CNN: Dilated and Transposed Convolution Neural Network Accelerator for Real-Time Image Segmentation on Mobile Devices
2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019, p.1-5
2019
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
20.6 LSPU: A Fully Integrated Real-Time LiDAR-SLAM SoC with Point-Neural-Network Segmentation and Multi-Level kNN Acceleration
2024 IEEE International Solid-State Circuits Conference (ISSCC), 2024, Vol.67, p.370-372
2024
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
DSPU: A 281.6mW Real-Time Depth Signal Processing Unit for Deep Learning-Based Dense RGB-D Data Acquisition with Depth Fusion and 3D Bounding Box Extraction in Mobile Platforms
2022 IEEE International Solid- State Circuits Conference (ISSCC), 2022, Vol.65, p.510-512
2022
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
GPPU: A 330.4-μJ/ task Neural Path Planning Processor with Hybrid GNN Acceleration for Autonomous 3D Navigation
2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), 2023, p.1-2
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
An 0.92 mJ/frame High-quality FHD Super-resolution Mobile Accelerator SoC with Hybrid-precision and Energy-efficient Cache
2022 IEEE Custom Integrated Circuits Conference (CICC), 2022, p.1-2
2022
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
20.7 NeuGPU: A 18.5mJ/Iter Neural-Graphics Processing Unit for Instant-Modeling and Real-Time Rendering with Segmented-Hashing Architecture
2024 IEEE International Solid-State Circuits Conference (ISSCC), 2024, Vol.67, p.372-374
2024
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
20.8 Space-Mate: A 303.5mW Real-Time Sparse Mixture-of-Experts-Based NeRF-SLAM Processor for Mobile Spatial Computing
2024 IEEE International Solid-State Circuits Conference (ISSCC), 2024, Vol.67, p.374-376
2024
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
2.7 MetaVRain: A 133mW Real-Time Hyper-Realistic 3D-NeRF Processor with 1D-2D Hybrid-Neural Engines for Metaverse on Mobile Devices
2023 IEEE International Solid- State Circuits Conference (ISSCC), 2023, p.50-52
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
NeRPIM: A 4.2 mJ/frame Neural Rendering Processing-in-memory Processor with Space Encoding Block-wise Mapping for Mobile Devices
2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), 2023, p.1-2
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
16.5 DynaPlasia: An eDRAM In-Memory-Computing-Based Reconfigurable Spatial Accelerator with Triple-Mode Cell for Dynamic Resource Switching
2023 IEEE International Solid-State Circuits Conference (ISSCC), 2023, p.256-258
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
7.4 GANPU: A 135TFLOPS/W Multi-DNN Training Processor for GANs with Speculative Dual-Sparsity Exploitation
2020 IEEE International Solid- State Circuits Conference - (ISSCC), 2020, p.140-142
2020
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
Space-Mate: A 303.5mW Real-Time NeRF SLAM Processor with Sparse-Mixture-of-Experts-based Acceleration
2024 IEEE Hot Chips 36 Symposium (HCS), 2024, p.1-1
2024
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
HNPU-V1: An Adaptive DNN Training Processor Utilizing Stochastic Dynamic Fixed-Point and Active Bit-Precision Searching
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.121-161
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
New Algorithm 1: Binary Direct Feedback Alignment for Fully Connected Layer
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.59-70
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
HNPU-V2: An Energy-Efficient DNN Training Processor for Robust Object Detection with Real-World Environmental Adaptation
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.163-182
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
Introduction
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.1-9
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
New Algorithm 2: Extension of Direct Feedback Alignment to Convolutional Recurrent Neural Network
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.71-93
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
Conclusion
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.211-213
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
DF-LNPU: A Pipelined Direct Feedback Alignment Based Deep Neural Network Learning Processor for Fast Online Learning
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.95-119
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
An Overview of Energy-Efficient DNN Training Processors
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.183-210
2023
Volltextzugriff (PDF)
    Datensatz exportieren als...
  • BibTeX
A Theoretical Study on Artificial Intelligence Training
On-Chip Training NPU - Algorithm, Architecture and SoC Design, 2023, p.11-57
2023
Volltextzugriff (PDF)
1 – 25 von 61
Suche als RSS-Feed
Aktive Filter
PublikationsformArtikel
Suchergebnisse filtern
Filter anzeigen