Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Five-Step (Pad-Pad Short-Pad Open-Short-Open) De-Embedding Method and Its Verification
Ist Teil von
IEEE electron device letters, 2009-04, Vol.30 (4), p.398-400
Ort / Verlag
New York, NY: IEEE
Erscheinungsjahr
2009
Quelle
IEEE Electronic Library (IEL)
Beschreibungen/Notizen
We present the method for five-step (pad-pad short-pad open-short-open) on-chip parasitic de-embedding. Its validation is verified by gate electrode resistance and input capacitance of transistors based on 45 -nm CMOS process. Optimized dummy structures to remove the parasitic components due to the pad and routing metal are proposed. Parameters extracted by the proposed method have excellent physical and theoretical trends.