Folgender Titel konnte gefunden werden

Autor(en)

Institute of Electrical and Electronics Engineers

Artikel

Logical Effort Framework for CNFET-Based VLSI Circuits for Delay and Area Optimization

Titel

IEEE transactions on very large scale integration (VLSI) systems a joint publication of the IEEE Circuits and Systems Society, the IEEE Computer Society, the IEEE Solid-State Circuits Council

Seiten

573-586

Band

27

Heft

3

Verlag

Institute of Electrical and Electronics Engineers

Ort

New York, NY

Erscheinungsjahr

2019

Identifikatoren

ISSN: 1063-8210; eISSN: 1557-9999

Volltextzugriff (PDF)

• Freie Ressource

  IEEE Electronic Library (IEL)

  Verfügbar von 1993 Band: 1 Heft: 1.;
• Freie Ressource

  IEEE Electronic Library (IEL Online)

  Verfügbar von 1993 Band: 1 Heft: 1.;