Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen... - Autor(en)
- IEEE, Circuits and Systems Society Staff Corporate Author; Chandrakasan, Anantha
- Artikel
- 0.5 V CMOS logic delivering 200 million 88 bit multiplications/s at less than 100 fj based on a 50nm T-gate SOI technology
- Titel
- International Symposium on Low Power Electronics and Design (ISPLED)
- Verlag
- I E E E
- Ort
- [Place of publication not identified]
- Erscheinungsjahr
- 1998
Es wurden folgende elektronische Volltexte gefunden