Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich.
mehr Informationen...
ger: Der Betrieb digitaler CMOS-Schaltungen im Subschwellbereich, d.h. bei Versorgungsspannung unterhalb der Schwellspannung der Transistoren, bietet eine Nische für Anwendungen, bei denen die Minimierung des Energie- oder Leistungsbedarfs das maßgebliche Entwurfskriterium darstellt, während Performanzanforderungen eher moderat und zweitrangig sind. Typischerweise kann der Energiebedarf einer Schaltung durch den Subschwellbetrieb um eine, der Leistungsbedarf um vier oder mehr Größenordnungen reduziert werden. Der Entwurf einer Subschwellschaltung ist jedoch mit einer Reihe von Herausforderungen verknüpft, da der Einfluss von Prozess-, Spannungs- und Temperaturschwankungen wesentlich ausgeprägter ist als bei konventionellen Versorgungsspannungen. Diese Arbeit befasst sich mit dem Entwurf integrierter Digitalschaltungen, die für einen ressourceneffizienten und robusten Betrieb im Subschwellbereich ausgelegt sind. Als Basis für die Implementierung beliebiger digitaler Systeme wird zunächst die Entwicklung zweier speziell für den Subschwellbetrieb optimierter Standardzellenbibliotheken in Technologien mit Strukturgrößen von 90 nm und 65 nm beschrieben. Darauf basierend werden zwei prototypische ASIC-Realisierungen vorgestellt, die die Vorzüge des Subschwellbetriebs belegen. Der erste Schaltkreis in der 90-nm-Technologie besteht aus vier 32-bit-ALUs. Der zweite ASIC in der 65-nm-Technologie enthält zwei Kopien eines vollständigen Subschwellprozessors mit einer 32-bit-Architektur und sechsstufiger Pipeline sowie spezielle Subschwell-SRAM-Blöcke. Dabei wird ein neuartiges System zur adaptiven Spannungs- und Frequenzskalierung unter Berücksichtigung von Prozess- und Betriebsparameterschwankungen eingesetzt. Dieser ASIC kann als Grundbaustein energieeffizienter eingebetteter Systeme dienen.
eng: The operation of digital CMOS circuits in the subthreshold region, i.e. at supply voltage levels below the transistors threshold voltage, offers a niche for applications where minimizing the energy or power consumption is the most important design criterion whereas performance requirements are moderate and of secondary importance. Typically, the energy consumption of a circuit can be reduced by one, the power consumption by four or more orders of magnitude during subthreshold operation. The design of subthreshold circuits must, however, gives rise to a number of challenges, as the influence of process, voltage, and temperature variation is much more pronounced compared to conventional supply voltages. This thesis studies the design of integrated digital circuits aiming at a resource efficient and robust operation in the subthreshold region. In a first step, two standard cell libraries optimized for subthreshold operation in process technologies with feature sizes of 90 nm and 65 nm are presented as a basis for the implementation of arbitrary digital systems. Based on these subthreshold standard cells, two prototypical ASIC implementations are presented, demonstrating the benefits of subthreshold operation. The first circuit fabricated in the 90 nm process consists of four 32 bit ALUs. The second ASIC fabricated in the 65 nm process contains two instances of an entire subthreshold processor based on a 32 bit architecture with a six-stage pipeline as well as subthreshold SRAM blocks. A novel system providing adaptive voltage and frequency control under the influence of process and operating parameter variation is utilized. This ASIC may serve as a basic element for energy efficient embedded systems.