UNIVERSI
TÄ
TS-
BIBLIOTHEK
P
ADERBORN
Anmelden
Menü
Menü
Start
Hilfe
Blog
Weitere Dienste
Neuerwerbungslisten
Fachsystematik Bücher
Erwerbungsvorschlag
Bestellung aus dem Magazin
Fernleihe
Einstellungen
Sprache
Deutsch
Deutsch
Englisch
Farbschema
Hell
Dunkel
Automatisch
Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist
gegebenenfalls
nur via VPN oder Shibboleth (DFN-AAI) möglich.
mehr Informationen...
Universitätsbibliothek
Katalog
Suche
Details
Zur Ergebnisliste
Ergebnis 14 von 37
Datensatz exportieren als...
BibTeX
Entwurf und Realisierung eines Prozessors zur hierarchischen Codierung von Flächen, Kanten und Linien
Fortschritt-Berichte VDI : Reihe 10 : 138
(
Alle Bände
)
Westfechtel, August
Hartmann, G
[Akademischer Betreuer]
Kumm, W
[Akademischer Betreuer]
Als Ms. gedr, 1990
Signatur:
P511
,
TVV19571
Details
Autor(en) / Beteiligte
Westfechtel, August
Hartmann, G
[Akademischer Betreuer]
Kumm, W
[Akademischer Betreuer]
Titel
Entwurf und Realisierung eines Prozessors zur hierarchischen Codierung von Flächen, Kanten und Linien
Ist Teil von
Fortschritt-Berichte VDI : Reihe 10 : 138
(
Alle Bände
)
Auflage
Als Ms. gedr
Ort / Verlag
Düsseldorf : VDI-Verl.
Erscheinungsjahr
1990
Link zu anderen Inhalten
Inhaltsverzeichnis
Beschreibungen/Notizen
Paderborn, Univ., Diss.
Sprache
Deutsch
Identifikatoren
ISBN: 3181438103
OCLC-Nummer: 636013982, 636013982
Titel-ID: 990005357710106463
Format
VI, 132 S. : Ill., graph. Darst.
Systemstelle
TVV
Schlagworte
Bildsegmentierung
,
Codierung
Lade weitere Informationen...