UB Paderborn / Katalog / Suche / in CDI

Sortiert nach

Einfacher Volltextzugriff von (fast) überall

Installieren Sie die LibKey Nomad-Browsererweiterung und erhalten Sie von vielen Webseiten einfachen Zugriff auf lizenzierte Volltexte oder Open Access Publikationen. Mehr erfahren...

Gb/s CDR circuit for large synchronous networks

ESSCIRC 2007 - 33rd European Solid-State Circuits Conference, 2007, p.528-531

2007

Volltextzugriff (PDF)

A pure CMOS surface-micromachined integrated accelerometer

Sensors and actuators. A. Physical., 1996-11, Vol.57 (2), p.111-116

1996

Volltextzugriff (PDF)

Two-dimensional numerical simulation of impurity redistribution in VLSI processes

IEEE transactions on electron devices, 1980-08, Vol.27 (8), p.1479-1483

Tielert, R.

1980

Volltextzugriff (PDF)

A Noise Tolerant Method for ECG Signals Feature Extraction and Noise Reduction

2009 3rd International Conference on Bioinformatics and Biomedical Engineering, 2009, p.1-4

2009

Volltextzugriff (PDF)

A 75MS/s Low Power Pipeline ADC with scalable Resolution

2006 International Symposium on VLSI Design, Automation and Test, 2006, p.1-4

2006

Volltextzugriff (PDF)

Two-Dimensional Numerical Simulation of Impurity Redistribution in VLSI Processes

IEEE journal of solid-state circuits, 1980-08, Vol.15 (4), p.544-548

Tielert, R.

1980

Volltextzugriff (PDF)

A CMOS VLSI chip for filtering of TV pictures in two dimensions

IEEE journal of solid-state circuits, 1986-10, Vol.21 (5), p.797-802

1986

Volltextzugriff (PDF)

A memory-based high-speed digital delay line with a large adjustable length

IEEE journal of solid-state circuits, 1988-02, Vol.23 (1), p.105-110

1988

Volltextzugriff (PDF)

1 – 8 von 8

Menü

Weitere Dienste

Einstellungen

Gb/s CDR circuit for large synchronous networks

A pure CMOS surface-micromachined integrated accelerometer

Two-dimensional numerical simulation of impurity redistribution in VLSI processes

A Noise Tolerant Method for ECG Signals Feature Extraction and Noise Reduction

A 75MS/s Low Power Pipeline ADC with scalable Resolution

Two-Dimensional Numerical Simulation of Impurity Redistribution in VLSI Processes

A CMOS VLSI chip for filtering of TV pictures in two dimensions

A memory-based high-speed digital delay line with a large adjustable length

Suchergebnisse filtern