Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Realization of a Silicon Nanowire Vertical Surround-Gate Field-Effect Transistor
Ist Teil von
Small (Weinheim an der Bergstrasse, Germany), 2006-01, Vol.2 (1), p.85-88
Ort / Verlag
Weinheim: WILEY-VCH Verlag
Erscheinungsjahr
2006
Link zum Volltext
Quelle
MEDLINE
Beschreibungen/Notizen
A generic process for fabricating vertical surround‐gate field‐effect transistors (FETs) from epitaxially grown silicon nanowires is presented. The process is demonstrated using n‐type Si nanowires grown on a p‐type substrate in ultrahigh vacuum using a Au catalyst. The process consists of various deposition and etching steps; no chemical or mechanical polishing is required. Individual as well as arrays of vertical surround‐gate FETs can be fabricated.