UNIVERSI
TÄ
TS-
BIBLIOTHEK
P
ADERBORN
Anmelden
Menü
Menü
Start
Hilfe
Blog
Weitere Dienste
Neuerwerbungslisten
Fachsystematik Bücher
Erwerbungsvorschlag
Bestellung aus dem Magazin
Fernleihe
Einstellungen
Sprache
Deutsch
Deutsch
Englisch
Farbschema
Hell
Dunkel
Automatisch
Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist
gegebenenfalls
nur via VPN oder Shibboleth (DFN-AAI) möglich.
mehr Informationen...
Universitätsbibliothek
Katalog
Suche
Details
Zur Ergebnisliste
Ergebnis 19 von 105
Datensatz exportieren als...
BibTeX
A 5-Gb/s 0.25-[micro]m CMOS jitter-tolerant variable-interval oversampling clock/data recovery circuit
IEEE journal of solid-state circuits, 2002-12, Vol.37 (12), p.1822
Lee, Sang-Hyun
Hwang, Moon-Sang
Choi, Youngdon
Kim, Sungjoon
Moon, Yongsam
Lee, Bong-Joon
Jeong, Deog-Kyoon
Kim, Wonchan
Park, Young-June
Ahn, Gijung
2002
Volltextzugriff (PDF)
Details
Autor(en) / Beteiligte
Lee, Sang-Hyun
Hwang, Moon-Sang
Choi, Youngdon
Kim, Sungjoon
Moon, Yongsam
Lee, Bong-Joon
Jeong, Deog-Kyoon
Kim, Wonchan
Park, Young-June
Ahn, Gijung
Titel
A 5-Gb/s 0.25-[micro]m CMOS jitter-tolerant variable-interval oversampling clock/data recovery circuit
Ist Teil von
IEEE journal of solid-state circuits, 2002-12, Vol.37 (12), p.1822
Ort / Verlag
New York: The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Erscheinungsjahr
2002
Quelle
IEEE Xplore
Sprache
Englisch
Identifikatoren
ISSN: 0018-9200
eISSN: 1558-173X
DOI: 10.1109/JSSC.2002.804342
Titel-ID: cdi_proquest_journals_1018688913
Format
–
Weiterführende Literatur
Empfehlungen zum selben Thema automatisch vorgeschlagen von
bX