Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Zur Ergebnisliste
Ergebnis 15 von 25
    Datensatz exportieren als...
  • BibTeX
QSNETII: DEFINING HIGH-PERFORMANCE NETWORK DESIGN
IEEE MICRO, 2005-07, Vol.25 (4), p.34
2005
Volltextzugriff (PDF)

Details

Autor(en) / Beteiligte
Titel
QSNETII: DEFINING HIGH-PERFORMANCE NETWORK DESIGN
Ist Teil von
  • IEEE MICRO, 2005-07, Vol.25 (4), p.34
Ort / Verlag
Los Alamitos: The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Erscheinungsjahr
2005
Quelle
IEEE Electronic Library Online
Beschreibungen/Notizen
  • QsNetII optimizes interprocessor communication in systems built from standard server building blocks. Its short-message processing unit permits fast injection of small messages, providing ultra-low latency and scalability to thousands of nodes.[PUBLICATION ABSTRACT]
Sprache
Englisch
Identifikatoren
ISSN: 0272-1732
eISSN: 1937-4143
DOI: 10.1109/MM.2005.75
Titel-ID: cdi_osti_scitechconnect_918865
Format
–
Schlagworte
97, COMPUTER ARCHITECTURE, COMPUTER NETWORKS, Connectivity, DESIGN, E CODES, GENERAL AND MISCELLANEOUS//MATHEMATICS, COMPUTING, AND INFORMATION SCIENCE, Microprocessors, PARALLEL PROCESSING, RELIABILITY, SUPERCOMPUTERS, Work stations

Weiterführende Literatur

Empfehlungen zum selben Thema automatisch vorgeschlagen von bX