Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Ergebnis 5 von 114073

Details

Autor(en) / Beteiligte
Titel
A 0.063 µm2 FinFET SRAM cell demonstration with conventional lithography using a novel integration scheme with aggressively scaled fin and gate pitch
Ist Teil von
  • 2010 Symposium on VLSI Technology, 2010, p.19-20
Ort / Verlag
IEEE
Erscheinungsjahr
2010
Link zum Volltext
Quelle
IEEE Electronic Library
Beschreibungen/Notizen
  • We demonstrate the smallest FinFET SRAM cell size of 0.063 μm 2 reported to date using optical lithography. The cell is fabricated with contacted gate pitch (CPP) scaled to 80 nm and fin pitch scaled to 40 nm for the first time using a state-of-the-art 300 mm tool set. A unique patterning scheme featuring double-expose, double-etch (DE 2 ) sidewall image transfer (SIT) process is used for fin formation. This scheme also forms differential fin pitch in the SRAM cells, where epitaxial films are used to merge only the tight pitch devices. The epitaxial films are also used for conformal doping of the devices, which reduces the external resistance significantly. Other features include gate-first metal gate stacks and transistors with 25 nm gate lengths with excellent short channel control.
Sprache
Englisch
Identifikatoren
ISBN: 9781424454518, 1424454514
ISSN: 0743-1562
DOI: 10.1109/VLSIT.2010.5556135
Titel-ID: cdi_ieee_primary_5556135

Weiterführende Literatur

Empfehlungen zum selben Thema automatisch vorgeschlagen von bX