Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Ergebnis 3 von 37
2008 IEEE International Symposium on Circuits and Systems, 2008, p.3370-3373
2008
Volltextzugriff (PDF)

Details

Autor(en) / Beteiligte
Titel
A variant of a radix-10 combinational multiplier
Ist Teil von
  • 2008 IEEE International Symposium on Circuits and Systems, 2008, p.3370-3373
Ort / Verlag
IEEE
Erscheinungsjahr
2008
Quelle
IEEE Electronic Library Online
Beschreibungen/Notizen
  • We consider the problem of adding the partial products in the combinational decimal multiplier presented by Lang and Nannarelli. In the original paper this addition is done with a tree of decimal carry-save adders. In this paper, we treat the problem using the multi-operand decimal addition previously published by Dadda, where the sum of each column of the partial product array is obtained first in binary form and then converted to decimal. The multiplication, using a 90 nm CMOS technology, in this modified scheme takes 2.51 ns, while in the original scheme it takes 2.65 ns. The area of the two schemes is roughly the same.
Sprache
Englisch
Identifikatoren
ISBN: 9781424416837, 1424416833
ISSN: 0271-4302
eISSN: 2158-1525
DOI: 10.1109/ISCAS.2008.4542181
Titel-ID: cdi_ieee_primary_4542181
Format
Schlagworte
CMOS technology

Weiterführende Literatur

Empfehlungen zum selben Thema automatisch vorgeschlagen von bX