Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Ergebnis 24 von 52
Microelectronic engineering, 1996-01, Vol.30 (1-4), p.317-320
1996

Details

Autor(en) / Beteiligte
Titel
Four-layer resist process for asymmetric gate recess
Ist Teil von
  • Microelectronic engineering, 1996-01, Vol.30 (1-4), p.317-320
Ort / Verlag
Amsterdam: Elsevier B.V
Erscheinungsjahr
1996
Link zum Volltext
Quelle
ScienceDirect
Beschreibungen/Notizen
  • In this paper, we present an optimized four-layer resist (PMMA and its copolymers) process for the fabrication of T-shaped gates used in compound semiconductor field effect transistors (FETs). The process is capable of producing a profile which acts as both the etch mask for the wide, asymmetric recess trench as well as the liftoff mask for a T-shaped gate metal. The resist profile is achieved in a single step using electron beam lithography, eliminating the need for two separate lithography steps and the crucial alignment between them. Gate lengths of 100 nm are achieved using this process. Recess widths on the drain side of the gate range from 50 to 300 nm, and recess widths on the source side of the gate are 50 nm.
Sprache
Englisch
Identifikatoren
ISSN: 0167-9317
eISSN: 1873-5568
DOI: 10.1016/0167-9317(95)00254-5
Titel-ID: cdi_crossref_primary_10_1016_0167_9317_95_00254_5

Weiterführende Literatur

Empfehlungen zum selben Thema automatisch vorgeschlagen von bX