Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Single event transient pulse width measurement of 65-nm bulk CMOS circuits
Ist Teil von
Journal of semiconductors, 2015-11, Vol.36 (11), p.93-96
Ort / Verlag
Chinese Institute of Electronics
Erscheinungsjahr
2015
Quelle
Alma/SFX Local Collection
Beschreibungen/Notizen
Heavy ion results of a 65-nm CMOS SET pulse width testchip are given. The influences of device threshold voltage, temperature and well separation on pulse width are discussed. Experimental data implied that the low device threshold, high temperature and well speraration would contribute to wider SET. The multi-peak phenomenon in the distribution of SET pulse width was first observed and its dependence on various factors is also discussed.